PAT-NO:

JP360004253A

DOCUMENT-IDENTIFIER: JP 60004253 A

TITLE:

SEMICONDUCTOR INTEGRATED CIRCUIT MEMORY

PUBN-DATE:

January 10, 1985

INVENTOR - INFORMATION:

NAME

HONDA, MASAHIKO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

NEC CORP

N/A

APPL-NO:

JP58113133

APPL-DATE:

June 23, 1983

INT-CL (IPC): H01L027/10, G11C011/40

US-CL-CURRENT: 257/538, **257/758**, 257/903

ABSTRACT:

PURPOSE: To improve the integration density by reforming the wiring

structure, in the title device having a static type memory cell using double-layer metallic wiring.

CONSTITUTION: A field insulation film 12, a gate insulation film 13, and

diffused layers 14, 15, and 16 are formed on a semiconductor substrate 11 by a

normal method. A word line 6 connected to an MOSFET is formed by the formation

of the first polycrystalline Si layer 17, which line is then insulated with an

interlayer insulation film 18, and a power source line 5 and a resistor R

connected thereto are formed by means of the second polycrystalline layer. A

ground line 1 made of the first Al layer is formed by insulation with

interlayer insulation film 19, which line is then insulated by being covered

with an interlayer insulation film 20, and data lines 3 and 4 are formed

thereon in the direction rectangular to the ground line by means of the second

Al layer. Since the area required for wiring can be thus reduced, the

integration density can be improved by said reduction amount.

COPYRIGHT: (C) 1985, JPO&Japio

⑩ 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭60-4253

①Int. Cl.4H 01 L 27/10G 11 C 11/40

識別記号

庁内整理番号 6655--5F 6549--5B ❸公開 昭和60年(1985) 1 月10日

発明の数 1 審査請求 未請求

(全 4 頁)

毎半導体集積回路メモリ

②特

願 昭58-113133

❷出

頭 昭58(1983)6月23日

@発 明 者 本田政彦

東京都港区芝五丁目33番1号日 本電気株式会社内

切出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

個代 理 人 弁理士 内原晋

明 細 日

1. 発明の名称

半導体集積回路メモリ

2. 特許請求の範囲

半導体基板に設けられた4個のMOSFETと2個の抵抗とで構成されるメモリセルを複数個と、
該メモリセル毎に接続されるワード線とデータ線
とクランド線とを有する半導体集積回路メモリに
かいて、前記データ線とグランド線の配線が下層
の第1のアルミニウム配線層と該第1のアルミニ
ウム配線の上に層間絶線膜を介して設けられた上
層の第2のアルミニウム配線のうちのいずれ
か一方がX方向にグランド線として配置され、他
方がY方向にデータ線として配置されていること
を特徴とする半導体集積回路メモリ。

3. 発明の詳細な説明

[発明の周する技術分野]

本発明は半導体集積回路メモリに関し、特に二層金属配額を用いたスタティック型メモリセルを 有する半導体集積回路メモリに関する。

〔従来技術〕

1 凶な 化米の スタティック型メモリの 回路 区である。

図においてT₁,T₃はフリップフロップ回路を 形成するMOSFET,Rは負荷独抗,T₃ およ びT₄ は転送用MOSFET,1,2はグランド 級,3,4はデータ級,5は電歌級,6はワード 級である。

特開昭60-4253(2)

第2図(a),(b)は第1図に示すスタィック型メモリを半導体基板に実現したものの平面図及びAー
Λ'str 前図である。

半導体整板11にフィールド絶線膜12,ゲート絶縁膜13,拡散盾14,15,16を通常の方法により形成する。第1の多結晶シリコン層17を形成してMOSFET:T₁~T₄のゲートとこれらのゲートに接続するワード線6を形成する。 脳間絶線膜18で絶線し、第2の多結晶シリコン 脳により電源線5とこれに接続する地抗Rとを形成する。 臓は2の多結晶シリコン 脳により電源線5とこれに接続する地抗Rとを形成する。 臓で形成してグランド線1,データ線3,4を形成する。

このメモリセル1個当りの梃方向(Y方向)の 配線は第1の多結晶シリコン間で形成されるワード線6と第2の多結晶シリコン間で形成される電 原線5の2本であるが、横方向(X方向)の配線 はアルミニウム層で形成されるグランド線1、データ線3、4の3本である。この3本のアルミニ ウム配線のためにメモリセルの大きなを小さくす るには限度があり、メモリの集役密度を向上できないという欠点があった。

〔発明の目的〕

本発明の目的は、上記欠点を除去し、配額構造 の改良により集積密度を向上させた半導体集積回 路メモリを提供することにある。

[祭明の構成]

本発明の半導体集制回路メモリは、半導体基板に設けられた4個のMOSFETと2個の抵抗とで構成されるメモリセルを複数個と、該メモリセル毎に接続されるワード線とデータ線とクランド線とを有する半導体業積回路メモリにおいて、前配データ線とグランド線の配線が下層の第1のアルミニウム配線所と酸第1のアルミニウム配線でかられた上層の第2のアルミニウム配線のうちのいずれか一方がX方向にグランド線として配置され、他方がY方向にデータ線として配置されていることを特徴とする。

〔寒尬例の説明〕

次に、本発明の実施例について図面を用いて説 明する。

第3図(a),(b)は本発明の第1の実施例の平面図 及び bl - b' br 面図である。

届問絶縁膜19を形成する所までは第2図(a),(b)で脱明したのと同じである。この実施例では第1のアルミニウム層によってグランド線1を形成する。層間絶縁膜20で複って絶碳し、その上に第2のアルミニウム層でデータ線3,4を形成する。期3図(a),(b)においては、図面の複雑化を避けるために、グランド線1と電源は5とは重視を放けてあるが、グランド線1と電源線5とは重視線19で絶縁されているので、次度においては重ねるととができるのである。従って、Y方向にグランド線を設けてもX方向において、サランド線を設けてもX方向において、サランド線を設けてもス方向にないたグランド線を設けてもるから、他を広くしないで済む。そしたのであるから、その分だけ配線に受する面積を小さくでき、集積密度を向上させるととができる。

第4図は本発明の第2の実施例の平面図である。 ただし、簡単なため配線のみを示している。

第1のアルミニウム暦でグランド線1を形成するとき、間隔をおいて第2のワード線7を設ける。第2のワード線7はワード線6と関口部8で接続する。図面の複雑化を避けるため、リード線6ととは重ならないように描いてもるので、リード線6には 類になってもので、サード線6は 変更がよって作られているのでが、第2のワード線6にない。ワード線6にないのであればが大きのリード線7で作られているのが、第2の小どのからのでで、ないできるという別様6によっているという別様6によっているという別様6による。

44.5 図は本発明の使用例の平面図である。

1つのメモリセルをMijで表示するとき、3個 の隣り合ったメモリセル、例えばMii,Mis,Mis

特開昭60-4253 (3)

とM **1 , M *** , M *** 、 ごとにワード 級 6 と 報 2 の ワード 級 7 とを接続する。ワード 級 6 と 7 とは第 2 の 央施例で 説明 したのと 同じで ある。 この よ 9 化 単位 メモリセルごとでは なく、 複数 個 まとめて ワード 級 6 と 7 とを接続して 6 前述の 伝 散遅延を 小さくすることができる。

〔発明の効果〕


以上評糊に説明したように、本発明によれば、 配額裕益を改良することにより集積密度を向上せ しめた半導体集積回路メモリが得られるのでその 効果は大きい。


4. 図面の簡単な説明

第1図は従来のスタイック銀メモリの回路図、 第2図(a),(b)は第1図にデオスタティック型メモ リを半導体基板に実現したものの平面図及び断面 図、第3図(a),(b)は本発明の第1の実施例の平面 図及び断面図、第4図は本発明の第2の実施例の 平面図、第5図は本発明の使用例の平面図である。

1,2……グランド線、3,4……データ線、

代理人 弁理士 内 原 智





-213-

